电源PCB设计规范

设计规范

2015/12/12

版本修改历史记录 版本号

起草：________ 审核：________ 批准：________

日期：________ 日期：________ 日期：________

修订内容 修订者 修改时间 1.目的

1

规范电源产品的PCB布局设计、PCB工艺设计、PCB安规及EMC设计， 规定PCB设计的相关参数，使得PCB 的设计满足可生产性、可测试性、符合安规、EMC等的技术规范要求，在产品设计过程中构建产品的工艺、技术、质量、成本优势。体现DFM(Design For Manufacture)的原则，提高生产效率和改善产品的质量。

2.适用范围

本规范适用于驱动电源的PCB工艺设计，设计与改进审查等活动。

3.说明

电源设计必须遵守的技术设计规范。在评审、验证和确认的各环节都必须得到严格的检查与确认。尽量遵守的设计规范。当评审、验证或确认时明确评价符合该规范存在难度或不适宜时，可以违反此规范。

4.引用/参考标准或资料

TS—S0902010001 <<信息技术设备PCB 安规设计规范>> TS—SOE0199001 <<电子设备的强迫风冷热设计规范>> TS—SOE0199002 <<电子设备的自然冷却热设计规范>> IEC60194 《印制板设计、制造与组装术语》

（Printed Circuit Board designmanufacture and assembly-terms and definitions） IPC—A—600F <<印制板的验收条件>> （Acceptably of printed board）IEC6095。

5.规范内容

5.0.PCB基板规范

5.0.1一般情况下，工程师可在上述基本原则的前提下，根据电路的实际需要自行选用单面板或双面板。例如FR—4、铝基板、陶瓷基板、纸芯板等，若选用高TG值的板材，应在文件中注明厚度公差。

5.0.2确定PCB的表面处理镀层 确定PCB铜箔的表面处理镀层，例如镀锡、镀镍金或OSP等，并在文件中注明。 5.0.3PCB板应采用玻璃纤维板FR-4或更经济的板材。

5.0.4在满足空间布局与线路的前提下，力求形状规则简单。最好能做成长宽比例不太悬殊的长方形 。印制板的两条长边应平行，不平行的要加工艺边，以便于生产加工过程中的设备传输。一般工艺边的宽度为5mm。 5.0.5制板材料的性能应符合公司相关标准的要求。公司未使用过的规格或品牌的PCB板，使用须经与工艺部门评审，以保证其工艺性。

5.0.6制电路板的工艺要求原则上应该是喷锡板，特殊情况经过适当的评审后使用。

5.1.元器件的封装和孔的设计

5.1.1. 定元件的封装

A.打开网络表（可以利用一些编辑器辅助编辑），将所有封装浏览一遍，确保所有元件的封装都正确无误并且元件库中包含所有元件的封装，网络表中所有信息全部大写，一面载入出问题，或PCB BOM不连续。元件具体命名规则详见。 B.标准元件全部采用公司统一元件库中的封装。

5.1.2.元件库中不存在的封装，应让硬件工程师提供元件DATASHEET或实物由专人建库并请对方确认 5.1.3.元器件封装库优先选择经公司使用过的封装库，避免产生工艺问题。

5.1.4.插件电容、热敏电阻、压敏电阻、水泥电阻、继电器、插座、插片、蜂鸣器、接收头、陶瓷谐振器、数码管、轻触按键、液晶屏、保险管等器件采用与其脚距一致的封装形式。PCB元件孔间距与元件脚间距必须匹配。 二极管类，插件电阻等引脚型零件脚距必须是2.5mm的整数倍,其它规格应以满足公司制程能力为准。 对有必要使用替换元件的位置，电路板应留有替换元件的孔位。 孔间距相邻两个元器件的孔距应保证1.5mm以上。 孔径的设计如下表

2

元件孔径设计表 引线直径 0.5以下 0.6±0.05 0.7±0.05 0.8±0.05 D（0.9或以上） 5.1.5.金属化孔

只作贯通连接的导通孔，在满足布线要求的前提下，一般不作特别要求，一般采用孔直径为1.0mm的孔，最小可以为0.5mm。应尽量避免在焊盘上设计金属化孔（过孔），以及金属化孔和焊点靠得太近（小于0.5mm），过孔由于毛细管作用可能把熔化的焊锡从元器件上吸走，造成焊点不饱满或虚焊。 5.1.6.整个焊盘直径最大不大于元件孔径的3倍。

5.1.7.一般情况下，通孔元件采用圆型焊盘，焊盘直径大小为插孔孔径的1.8倍以上，单面板焊盘直径不小于2mm，双面板焊盘尺寸与通孔直径最佳比为2.5。

设计孔径（精度：±0.05） 单面 0.75 0.85 0.9 1.0 D+0.3 双面 0.8 0.9 0.95 1.1 D+0.3 5.2.器件的标识

5.2.1. 原理图及PCB板上元件的命名编号标识以下表为准。如电阻命名为R1,R2„;连接器命名CN1,CN2„。依此类推。

连接器 插座 插槽 温控开关 散热片 X电容 Y电容 电位器 继电器

CN SL TS HS CX CY W RL 电感 保险丝 变压器 PFC电感 压敏电阻 热敏电阻 气体放电管 整流桥 L F T T VR TH GD BR MOS管 三极管 二极管 稳压管 电容 电阻 IC 光耦 Q Q D ZD C R U U 可控硅 跳线 Q J 5.3.创建PCB文件

5.3.1.创建PCB文件：首先确定板的属性，如：单面板、双面板等等。

5.3.2.PCB设计工程师将初始PCB图（由原理图设计人员提供的已导入元器件封装的PCB文件）转入到已创建的PCB文件中，并确认转入前后的一致性。

5.3.3.PCB设计工程师对PCB文件进行相关规则属性设置。 5.3.4.建立PCB板框

1. 根据PCB结构图，或相应的模板建立PCB文件，包括安装孔、禁布区等相关信息。 2. 尺寸标注。在钻孔层中应标明PCB的精确结构，且不可以形成封闭尺寸标注。 5.3.5.载入网络

3

1. 载入网表并排除所有载入问题，具体请看《Atium Designer 15技术大全》。其他软件载入问题有很多相似之处，可以借鉴。

2. 如果使用Atium Designer，网表须载入两次以上（没有任何提示信息）才可以确认载入无误。

5.4. PCB布局

5.4.1. 首先要确定参考原点。一般参考点都设置在左边和底边的边框线的交点（或延长线的交点）上或印制板件的第一个焊盘。

5.4.2.一但参考点确定以后，元件布局、布线均以此参考点为准。布局推荐使用25MIL网格。 5.4.3. 相同结构电路部分应尽可能采取对称布局。

5.4.4.按照均匀分布、重心平衡、版面美观的标准来优化布局。

5.4.5.同类行的元件应该在X或Y方向上一致。同一类行的有极性分立元件也要力争在X或Y方向上一致，以便于生产和调试。

5.4.6.元件的放置要便于调试和维修，大元件边上不能放置小元件，需要调试的元件周围应有足够的空间。发热元件应有足够的空间以利于散热。热敏元件应远离发热元件。

5.4.7.集成电路的去偶电容应尽量靠近芯片的电源脚，高频最靠近为原则。使之与电源和地之间形成回路最短。 5.4.8.旁路电容应均匀分布在集成电路周围。

5.4.9.元件布局时候，使用同一种电源的元件应考虑尽量放在一起，以便于将来的电源分割。 5.4.10. 用于阻抗匹配目的的阻容器件的放置，应根据其属性合理布局。

A. 匹配电容电阻的的布局要分清楚其用法，对于多负载的终端匹配一定要放在信号的最远端进行匹配。 B. 联匹配电阻布局时候要靠近该信号的驱动端，距离一般不超过500MIL。

5.4.11.根据结构图设置板框尺寸；布置安装孔、接插件等需要定位的器件，赋予这些安装孔和器件不可移动属性。 5.4.12.根据结构和生产工艺要求设置印制板的禁止布线区、禁止布局区。如：安装孔周围，工艺边附近（工艺边的

宽度为>1mm以上间距）。

5.4.13.. 根据要求先将所有有定位要求的元件固定并锁定。 5.4.14. 布局的基本原则：

A、要依照各模块电路的特性，遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心元器件应当优先布局。

B、布局可以参考硬件工程师提供的原理图和大致的布局，根据信号流向规律放置主要原器件。 C、要考虑各元件立体空间协调与安规距离的符合。 D、总的连线尽可能的短，关键信号线最短。

E、强信号、弱信号、高电压信号和弱电压信号要完全分开。 F、高频元件间隔要充分。

G、 模拟信号、数字信号分开。

5.4.15.过锡方向分析，散热分析，风向及风流量考虑 (如：散热片应怎样放、多厚、散热牙(翼)方向、散热面积多大最利于散热、散热片材质要求、辅助散热、风道方向、PIN脚稳固性、可靠度等)。

5.4.16.布局应尽量满足以下要求: 初级电路与次级电路分开布局；交流回路, PFC、PWM回路，整流回路，滤波回路这四大回路包围的面积尽量小, 各回路中功率元件引脚彼此尽量靠近，控制IC要尽量靠近被控制的MOS管，控制IC周边的元件尽量靠近IC布置。

5.4.17. 电解电容不可触及高发热元件，如大功率电阻，变压器，散热片。

5.4.18.所有金属管脚不能紧靠在相邻元件本体上，以防过锡时高温使元件管脚烫伤其它元件外壳而短路或爆裂。 5.4.19.发热元件一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大

4

的元器件。

5.4.20.跳线不要放在IC及其它大体积塑胶外壳的元件下，避免短路或烫伤别的元器件。 5.4.21.SMD封装的IC摆放的方向必需与过锡炉的方向成平行，不可垂直,如下图：

5.4.22.SMD封装的IC两端尽可能要预留2.0mm的空间不能摆元件，为了预防两端SMD元件吃锡不良。如果布局上有困难，可允许预留1.0mm的空间。

5.4.23.多脚元件应有第1脚及规律性的脚位标识（双列16PIN以上和单排10PIN以上均应进行脚位标识）PFC MOS和PWM MOS散热片必须接地，以减少共模干扰。

5.4.24.对热敏感元件(如电解电容、IC、功率管等)应远离热源，变压器、电感、整流器等；发热量大的元件应放在出风口或边缘；散热片要顺着风的流向摆放；发热器件不能过于集中。 5.4.25．功率电阻要选用立插封装摆放，以便散热或避免烧坏板子；如果是卧插封装，作业时一定要用打KIN元器件。 5.4.26.考虑管子使用压条时,压条与周边元件不能相碰或出现加工抵触。 5.4.27.贴片元件间的间距：

A.单面板：PAD与PAD之间要求不小于0.75mm； B.双面板：PAD于PAD之间要求不小于0.50mm；

C.大于0805封装的陶瓷电容，布局时尽量靠近传送边或受应力较小区域，其轴向尽量与进板方向平行（图4），尽量

不使用1825以上尺寸的陶瓷电容。（保留意见）

D.经常插拔器件或板边连接器周围3mm范围内尽量不布置SMD，以防止连接器插拔时产生的应力损坏器件。

5

连接器周围3mm范围内尽量不布置SMD

5.4.28.元器件的放置位置需考虑元器件的高度，元件布局均匀分布、重心平衡、版面美观的标准布局，并且必须保

证安装。整个板的重心接近印制电路板的几何中心，避免中心便宜到板的边缘区。 a.任何元件本体之间的间距尽可能达到0.5mm以上,至少不能紧贴在一起.以防元件难插到位或不利散热。 b.元器件最高处与安装空壳体应有间隙，不能受压，以致影响装配顺畅及受应力，导致可靠性下降。 5.3.29.插件、焊接和物料周转质量对器件布局的要求各工艺环节从质量的角度对器件布局提出了不同的要求。 a.同类插件元件在电路板上方向尽可能保持一致（如二极管、发光二极管、电解电容、插座等），以便于插件不会出错、美观，提高生产效率。

b.贴片元件(尤其是厚度较高的贴片元件)长轴放置方向应该尽可能垂直于波峰焊前进方向，以尽量避免产生阴影区。 c.对于贴片元件，相邻元器件焊盘之间间隔不能太近。

5.4.30.如有特殊布局要求，需用波峰焊工艺生产的PCB板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔

需要接地时,应将该安装孔作成梅花孔。(具体按结构图要求)

5.4.31.布局完成后要求原理图设计者检查器件封装的正确性及布局合理性，并且确认接插件的引脚与信号对应关系

（比如：FUSE所接的输入端为L端等），经确认无误后方可开始布线。

5.4.32.电缆和周围器件之间要留有一定的空间，否则电缆的折弯部分会压迫并损坏周围器件及其焊点。 5.4.33.爬电距离、电气间隙和安全应符合相关法规对产品的要求。 5.4.34.器件布局应符合电磁兼容的设计要求。

a.单元电路应尽可能靠在一起。 b.温度特性敏感的器件应远离功率器件。 c.小信号电路应远离大电流电路。 d.退藕电容要靠近它的电源电路。 e.回路面积应最小。

5.5.PCB铜箔走线安全距离

电气间隙：两相邻导体或一个导体与相邻电机壳表面的沿空气测量的最短距离。 爬电距离：两相邻导体或一个导体与相邻电机壳表面的沿绝绝缘表面测量的最短距离。 5.5.1依照IEC60950-1/GB4943-2001（IT类）标准要求： 最小（空气间隙）爬电距离为：

6

导线间距应符合爬电距离、电气间隙的要求。

初、次级间：（4.0）5.0mm（≥150Vin）；（1.6）3.2mm（≤150Vin） 初级对大地：(2.0) 2.5mm（≥150Vin）；（1.0）1.6 mm（≤150Vin） 初级对功能地：（4.0）5.0mm（≥150Vin）；（1.6）3.2mm（≤150Vin）

次级对大地或功能地：(0.4) 0.8mm（≥150Vin）；(0.4 )0.8 mm（≤150Vin）

L对N：（2.0）2.5mm（保险之前）；（1.0）1.5mm（保险之后至大电解处）（≥150Vin） （1.0）1.6mm（保险之前）；(0.4) 0.8mm（保险之后至大电解处）（≤150Vin） 电气间隙与爬电距离不区分：

原边其他直流高压：1.5mm（≥150Vin）；0.8mm（≤150Vin）同类型线路间最小距离：0.5mm（SMT 0.4mm），局部短线可以用到0.4mm（SM0.35mm）。

5.5.2依照IEC600065-1/GB88-2001（AV类）标准要求： 最小空气间隙与爬电距离为：（此标准两类距离不区分） 初、次级间： 6.0mm（≥150Vin），4.4mm（≤150Vin） 初级对大地： 3.0mm（≥150Vin），2.2 mm（≤150Vin） 初级对功能地：6.0mm（≥150Vin），4.4mm（≤150Vin）

次级对大地或功能地： 0.9mm（≥150Vin）；0.9 mm（≤150Vin）

L对N： 3.0mm（保险之前）；1.7mm（保险之后至大电解处）（≥150Vin） 2.2mm（保险之前）；0.9mm（保险之后至大电解处）（≤150Vin） 电气间隙与爬电距离不区分：

原边其他直流高压：1.7 mm（≥150Vin）；0.9 mm（≤150Vin）

同类型线路间最小距离：0.5mm（SMT 0.4mm），局部短线可以用到0.4mm（SMT 0.2mm） 注：

1.以上为普通布板情况，特殊情况或未到之处请咨询安规工程师。

2.初、次级同时靠近一个地时，初级到地距离+次级到地距离≥初、次级间距离。

5.6.PCB布线

5.6.1.布线优先次序

A. 密度疏松原则：从印制板上连接关系简单的器件着手布线，从连线最疏松的区域开始布线，以调节个人状态。 B. 核心优先原则：例如DDR、RAM等核心部分应优先布线，类似信号传输线应提供专层、电源、地回路。其他次要信号要顾全整体，不可以和关键信号想抵触。

C. 关键信号线优先：电源、模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线。

5.6.2. 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。应采取手工优先布线、屏蔽和加大安全间距等方法，保证信号质量。

5.6.3. 电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号。

5.6.4. 有阻抗控制要求的网络应布置在阻抗控制层上，相同阻抗的差分网络应采用相同的线宽和线间距。

5.6.5. 地线回路规则：环路最小规则，即信号线与其回路构成的环面积要尽可能小，环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的过孔，将双面信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。

5.6.6.窜扰控制:窜扰（CrossTalk）是指PCB上不同网络之间因较长的平行布线引起的相互干扰，主要是由于平行线间的分布电容和分布电感的作用。克服窜扰的主要措施是： A.加大平行布线的间距，遵循3W规则。

7

B.在平行线间插入接地的隔离线。 C.减少布线层与地平面的距离。

5.6.7.屏蔽保护对应地线回路规则，实际上也是为了尽量减小信号的回路面积，多用于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽结构设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。

5.6.8. 走线方向控制规则相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。

5.6.9. 走线的开环检查规则一般不允许出现一端浮空的布线，主要是为了避免产生“天线效应”，减少不必要的干扰辐射和接受，否则可能带来不可预知的结果。

5.6.10. 阻抗匹配检查规则同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量避免这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。

5.6.11.走线闭环检查规则防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。

5.6.12.分支长度控制规则尽量控制分支的长度，分支的长度应尽量短，一般的要求是Tdelay≤Trise/20。

5.6.13.走线长度控制规则即短线规则，在设计时应该尽量让布线长度尽量短，以减少走线长度带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓朴结构。

5.6.14. 倒角规则PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好。所有线与线的夹角应≥135°。

5.6.15. 器件去藕规则

A.在印制板上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定，在多层板中，对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。

B.在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游器件的影响，一般来说，采用总线结构设计比较好，在设计时还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。 C.在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。 5.6.16.IC相邻PIN脚不允许垂直于引脚相连 。

5.6.17.设计双面板时要注意，底部有金属外壳或绕铜线的元件，因插件时底部与PCB接触，顶层的焊盘要开小或不开，同时顶层走线要避开元件底部,以防短路发生不良。

5.6.18.电感的寄生并联电容应尽量小，电感引脚焊盘之间的距离越远越好；

5.6.19.双面板锰铜线顶层不要铺铜，锰铜线孔不做金属化；(锰铜丝等作为测量用的跳线，焊盘过孔要做成非金属化若是金属化，那么焊接后，焊盘内的那段电阻将被短路，电阻的有效长度将变小而且不一致，从而导致测试结果不准确)。

5.6.20.布线时交流回路应远离PFC、PWM回路，PFC、PWM回路要单点接地。 5.6.21.有金属与PCB接触的元件，禁止下面有元件跳线和走线。 5.6.22.金属膜电阻下不能走高压线 （针对多面板）。

5.6.23.反馈线应尽量远离干扰源( 如PFC电感、PFC二极管引线、MOS管)的引线，不得与它们靠*行走线。 5.6.24.若铜箔入焊盘的宽度较焊盘的直径小时，则需加泪滴，如下图。经常需拆取的元件，引脚焊盘周围须加大铺铜面积，以防拆取元件造成翘皮，如插座多PIN脚、晶体脚、单焊盘铜箔等有可能经常取插维修之焊盘。

8

5.6.25.布线要尽可能的短，特别是EMI线路，主回路及部分回路与电源线,大电流的铜箔要求走粗；主回路及各功能模块的参考点或地线要分开。

5.6.26. (过孔/贯穿孔)大小定义：

a.信号线过孔/贯穿孔一般可设置0.3～1mm。 b.过孔/贯穿孔不能放于SMD之焊盘中。

c.加载铜箔加过孔/贯穿孔时一般设置1.0mm，如接地，功率线等。 d.过孔放置不应破坏高频电流在地层上的路径；

5.6.27.走线时IC的下方尽可能只走地线、电源线，尽可能在IC周围构成GND短路环。同时尽可能构造初级GND短路环、次级GND短路环，以减少干扰。

5.6.28.裸露跳线下不能有走线和铺铜，以避免和板上的铜皮短路，绿油不能作为有效的绝缘。 5.6.29.所有元器件的焊盘禁止大面积铺铜(即要做\"热焊盘\"或\"花孔\")。

5.6.30.若电源初次级共金属件或外壳为金属机壳，则需同结构、安规、工艺共同讨论电源周边布线及放元件的方式，决定是否需要加辅助绝缘材料等。

5.6.31.导线宽度应尽量宽一些。铜箔最小线宽0.3mm，边缘铜箔线宽度最小为0.5mm。且离板边缘距离最少有0.5MM(边缘走线宽度大于1MM时,此距离最小不能小于0.3MM)的距离,以防止开V槽或邮票连接孔时划伤走线撕断线路。 5.6.32.散热器正面下方无走线（或已作绝缘处理） 为了保证电气绝缘性，散热器下方周围应无走线（考虑到散热器安装的偏位及安规距离），若需要在散热器下布线，则应采取绝缘措施使散热器与走线绝缘，或确认走线与散热器是同等电位。

5.6.33.为了让线路通过更大的电流，通常会采用宽线路上大面积露铜设计，以便过波峰时上锡，但必须使用宽度不超过2 mm 间距0.4mm以上的条形状露铜，以免露铜处上锡不均。 5.6.34.为了防止印制电路板焊接工艺时的严重高温变形，铜箔线路的铺设应均匀、对称。特别是贴片工艺时，贴片元件焊盘的热应力应最小。贴片元件 引脚与大面积铜箔连接时，应进行热隔离处理，如下图：

错误 正确 （热隔离带）

5.6.35.电气可靠性对布线的要求 a.应尽量降低同一参考点的电路的连接导线的导线电阻。印制导线的电阻比较小，一般10mm长、0.5mm宽、105μm厚的导线电阻为5毫欧，一般情况下可不考虑。当需要考虑时，可以依照以下原则作一大略的比较估计：

9

相同长度的导线，导线越宽，电阻越小；导线越厚，电阻越小。

b.导线宽度应符合印制导线的电流负载能力要求,并尽可能的保留余量（在设计要求的基础上增加10％以上），以提高可靠性。

5.6.36. 当信号平均电流比较大的时候，需要考虑线宽与电流的关系，具体情况可以参考下表 不同厚度、不同宽度的铜铂的载流表：

铜皮厚度： 35UM 50UM 70UM

铜皮：△T=10℃

注：

A. 在PCB设计加工中常用OZ（盎司）作为铜皮的厚度单位。1 OZ铜厚定义为一平方英寸面积内铜铂的重量为一盎，对应的物理厚度为35UM

B. 当铜皮作导线通过较大电流时，铜铂宽度与载流量的关系应参考表中的数据降额50%去选择使用。 1. 信号线设定。当单板的密度越高越倾向于使用更细的线宽和更小的线间距。 2. 电路工作电压。线间距的设置应考虑其介电强度。 3. 可靠性要求较高的时候应使用较宽的布线和较大的线间距。 4. 等长、差分等设置。

5. 有阻抗要求的信号线，应计算其线宽线间距并选好参考层，且其压层顺序和层厚度一旦定下来就可以在更改。

5.7.铺设防焊

5.7.1.主回路、大电流的铜箔上需铺设防焊，即增加拉载能力又帮助散热。

5.7.2.AI元件在下图所示阴影范围内禁止有非相同网络的走线和铺铜,也不可以放置其他贴片元件。

10

5.7.3.在高发热元件引脚下的铜箔要求铺设防焊以加强吃锡帮助散热。 5.7.4.大面积铺设防焊时可采用网状格式铺设。 5.7.5.针对大功率电源，L↔G N↔G共模电感要加放电锯齿，锯齿间要设防焊开窗。 5.7.6.A/I元件(如电阻、二极管、跳线)PIN脚下方防焊要闪开，防止过锡时发生短路。 5.7.7.需要过锡后才焊接的元件，焊盘要开流锡槽(C型孔)，方向与过锡方向相反，宽度视孔的大小为0.5mm到1.0mm,如下图：

5.7.8脱锡焊盘

5.7.8.1插件元件每排引脚数较多，以焊盘排列方向平行于进板方向布置器件时。当相邻焊盘边缘间距0.6mm-1.0mm 时，须增加脱锡焊盘： 1.脱锡焊盘须加于元件出波峰焊端。

2.脱锡焊盘形状与元件引脚焊盘相等，即d1=d2。

3.脱锡焊盘与元件引脚焊盘间距为元件引脚间距，即D1=D2。

4.BOTTOM面表贴器件需过波峰时，应确定贴装阻容件与SOP的布局方向正确，SOP器件轴向需与波峰方向一致。 A.SOP器件在过波峰尾端需接增加一对偷锡盘。

11

B.SOT器件过波峰尽量满足最佳方向

c. 片式全端子器件（电阻、电容）对过波峰方向不作特别要求。

d. 片式非全端子器件（钽电容、二极管）过波峰最佳时方向需满足轴向与进板方向平行。 5.7.8.2SOJ、PLCC、QFP等表贴器件不能过波峰焊。

5.7.8.3过波峰焊的SOP之PIN间距大于1.0mm,片式元件在0603以上。

5.7.8.4多排脚的贴片元件，以元件轴向与过波峰焊方向平时，须增加偷锡焊盘： 1.偷锡焊盘须加于元件出波峰焊端。

2.偷锡焊盘宽度为元件焊盘宽度的2.5倍，长度与元件引脚焊盘相同。 3.偷锡焊盘与元件脚焊盘的距离如下图所示。

4.偷锡焊盘必要时可与出波峰焊端最后引脚焊盘连成一体，焊盘面积d2=2.5d1 5.7.8.5防焊白漆：

插件引脚焊盘边缘间距0.5mm< D <1.0mm时须在底层丝印面增加防焊白漆, 防焊白漆可以是直线型或圆型，以免出现连锡现象，但防焊白漆的宽度不能小于0.5mm。

12

5.7.9.大面积铜皮上的焊盘应采用菊花状焊盘，不至虚焊。如果印制板上有大面积地线和电源线区（面积超过500平毫米），应局部开窗口或设计为网格的填充(FILL)。如图：

5.7.10.所有接插件等受力器件或重量大的器件的焊盘引线2mm以内其包覆铜膜宽度要求尽可能增大并且不能有空焊盘设计，保证焊盘足够吃锡，插座受外力时不会轻易起铜皮。大型元器件（如：变压器、直径15.0MM以上的电解电容、大电流的插座等）加大铜箔及上锡面积。

5.8.基准点要求

5.8.1.基准点用于锡膏印刷和元件贴片时的光学定位。根据基准点在PCB上的作用分别为拼板基准点，单元基准点，局部基准点。

5.8.2.为了保证印刷和贴片的识别效果，基准点范围内应无其它走线及丝印。

5.8.3.为提高贴片元件的贴装的准确性，表面贴片器件的PCB 板对角至少有两个或两个以上不对称基准点。，应在贴片层放置两个非对称的校正标记(MarkS)，分别设于PCB的一组对角上；标记直径1mm的焊盘，标记部的铜箔或焊锡从标记中心圆形的4mm范围内应无阻焊区或图案,如下图： 13

5.9.丝印摆放要求

5.9.1.所有元器件、安装孔、定位孔都有对应的丝印标号；元件位号要求水平或90度摆放，且不能被别的丝印盖住,不能放于焊盘上，方向一致不能有引起误解的可能。 5.9.2. PCB板上必须有以下标识：

a、PCB板名称。 b、版本号。

c、输入输出极性识。

d、认证相关信息（包含认证号、板材型号、防火等级）。 e、制作或修改日期各字符或标志之间不能引起任何误会。

5.9.3.PCB板的丝印文字字体需统一

符的大小尽量一致，所有字符均使用0.10mm的线宽，0.8mm的字高，或0.12的线宽和1.2的字高。特殊的标识如产品的型号规格，版本号和日期用0.2mm宽的线，高2mm的字表示。 印制电路板元件面丝印必须有电路板的型号规格、版本号和日期。版本号的标注满足公司版本管控的要求。

5.9.4单面板顶层文字用黑色油墨，底层文字用白色油墨，双面板顶层文字和底层文字全部用白色油墨。

5.9.5对于电解电容、二极管等有极性的器件在每个功能单元内尽量保持方向一致，有极性元器件其极性在丝印图上表示清楚，极性方向标记应易于辨认。有方向的接插件其方向在丝印图上表示清楚。 5.9.6一次侧和二次侧电路用隔离带隔开,隔离带要清晰明确。 5.9.7为了保证器件的焊接可靠性，要求器件焊盘上无丝印。

5.9.8为了便于器件插装和维修，器件位号不应被安装后器件所遮挡焊接面和元件面的高压区都须画丝印框和强电标识，以防止维修人员触及强电。

5.9.9丝印不能压在导通孔、焊盘上，以免开阻焊窗时造成部分丝印丢失，影响识别（密度较高，PCB上不需作丝印的除外）。

5.9.10极管或MOS一般要在丝印层标出E,C,B或G,D,S脚位。 5.9.11PCB上都必须用实心箭头在板边标出过锡方向。

5.9.12 PCB元器件的位号标识符必须和原理图、位号图及BOM清单中的标识符号一致。

5.10.PCB设计检查

5.10.1.检查交流回路，PFC，PWM整流回路，滤波回路是否回路面积最小、是否远离干扰源。

5.10.2.检查定位孔、定位件是否与结构图一致，ICT测试点、SMT定位光标是否加上并符合工艺要求。

5.10.3.检查器件的序号是否摆放有规则，并且有无丝印覆盖焊盘；检查丝印的版本号是否符合版本升级规范。 5.10.4.检查布线完成情况是否百分之百；网络连接是否正确。 5.10.5.检查电源、地的分割是否正确；单点共地是否已作处理。

5.11.设计文件输出

5.11.1.用于PCB厂加工的文件，可以是PCB原始文件的形式外发，也可转为Gerber文件的形式外发，填好的《PCB加工工艺文件》也随同发出。

5.11.2.针对需要SMT加工的PCB板，需生成PCB坐标文件，该坐标文件的单位需设置为mm，该文件随PCB位号图一同以邮件的形式发给工程部，由工程部外发至SMT加工厂以下仅供设计参考。

14

附录A：滤波电容的配置规则（高速电路设计参考）

1.高频滤波电容的配置：

A.小于10个输出的小规模集成电路，工作频率≤50MHz时，至少配接一个0.1μf的滤波电容。工作频率≥50MHz时，每个电源引脚配接一个0.1μf的滤波电容。

B.对于中大规模集成电路，每个电源引脚配接一个0.1μf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每5个输出配接一个0.1μf滤波电容。 C.对无有源器件的区域，每6cm2至少配接一个0.1μf。

D.对于超高频电路，每个电源引脚配接一个1000pf的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每5个输出配接一个1000pf滤波电容。 E.专用电路可参照应用手册推荐的滤波电容配置。

F.对于有多种电源存在的电路或区域，应对每种电源分别按1、2和3条配接滤波电容。 G.高频滤波电容应尽可能靠近IC电路的电源引脚处。

H.滤波电容焊盘至连接盘的连线应采用0.3mm的粗线连接，互连长度应≤1.27mm。 2.低频滤波电容的配置：

A.每5只高频滤波电容至少配接一只10μf低频的滤波电容； B.每5只10μf至少配接两只47μf低频的滤波电容；

C.每100cm2范围内，至少配接1只220μf或470μf低频滤波电容；

D.每个模块电源出口周围应至少配置2只220μf或470μf电容，如空间允许，应适当增加电容的配置数量； E.低频的滤波电容应围绕被滤波的电路均匀放置。 3.器件布局分区/分层规则：

A.主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分设在接口部分以减少布线长度，当然这样的布局也要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。

B.对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。 4.孤立铜区控制规则：

孤立铜区也叫铜岛，它的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相连，有助于改善信号质量。通常是将孤立铜区接地或删除。在实际的制作中，PCB厂家将一些板的空置部分增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。

15

5.电源与地线层的完整性规则

对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。 6.重叠电源与地线层规则

不同电源层在空间上要避免重叠，主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。 7. 3W规则

为了减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W规则。 8. 20H规则

由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边缘效应。可以将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场在接地边沿内；内缩100H则可以将98%的电场在内。 9. 5～5规则

印制板层数选择规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板，这是一般的规则，有的时候出于成本考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面。 10.设计评审

设计完成后，根据PCB设计者须自行检查以下项目。

11.检查高频、高速、时钟即其它脆弱信号线，是否回路面积最小、是否远离干扰源、是否有多余的过孔和绕线、是否有跨地层分割区。

12.检查是否有平行线过长，平行线是否尽量分开。

13.检查晶体、变压器、光藕、电源模块下面是否有信号线穿过，应尽量避免在其下穿线，特别是晶体下面应尽量铺设接地的铜皮。

14.检查定位孔、定位件是否与结构图一致，SMT定位光标是否加上并符合工艺要求。

15.检查器件的序号是否按从左到右、从下到上的原则归属无误的摆放，并且无丝印覆盖焊盘；检查须标注的板号、版本号是否符合用户要求。

16.报告布线完成情况是否百分之百；是否有线头；是否有孤立的铜皮。 17.检查电源、地的分割是否正确，单点共地已作正确处理。 18.PCB生成的网表和原网表进行校对，确认连接关系的正确。

19.工艺审查中发现的问题，积极改进，并有所记录，避免同样的问题再犯。

16

附录B：混合信号PCB分区设计

混合信号电路PCB的设计很难，零件的布局,布线以及电源和地线的处理将影响到电路性能和电磁相容性能。本文介绍的地和电源的分区设计能最佳化混合信号电路的性能。

如何降低数字信号和模拟信号的相互干扰呢?在设计之前必须了解电磁相容(EMC)的两个基本原则。 1.尽可能降低电流回路的面积； 2.系统只采取一个参考面。

如果系统存在两个参考面，就有可能形成一个偶极天线（注：小型偶极天线的辐射大小与线的长度，流过电流的大小的频率成正比）；而如果信号不能由尽可能小的环路返回，就有可能形成一个大的环状天线（注：大型环状天线的辐射大小与环路面积，流过环路的电流大小及频率的平方成正比）。在设计中应该尽量避免。

有人建议将混合信号电路板上的数字地和模拟地分开，这样能实现数字地与模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大系统中问题尤其突出。一旦跨越分割间隙布线，电磁辐射和信号串扰会急剧增加。在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。

如上图所示，我们采用上述分割方法，而且信号线跨越了两地间的间隙，信号返回的路径是什么呢？假定被分割的两个地在某处连在一起（通常情况下是在某个位置单点连接），在这种情况下，地电流将形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时，将形成一个非常大的电流环路。另外，模拟地和数字地由一个长导线连接在一起会构成偶极天线。

了解电流回流到地的路径和方式是最佳化混合信号电路板设计的关键，不能仅仅考虑信号从何处流过，而忽略了电流的具体的路径。

如果必须对地线层进行分割,而且必须由分割之间的间隙布线，可以先在被分割的地之间进行单点连接，形成两个地之间的连接桥，然后由该连接桥布线。这样,在每一个信号线的下方都能够提供一个直接的电流回流路径，从而使形成的环路面积很小。

混合信号PCB设计是一个复杂的过程,设计过程要注意以下几点: 1. 将PCB分区为的模拟部分和数字部分； 2. 合适的零件布局； 3. A/D转换器跨分区放置；

4. 不要对地进行分割.在电路板的模拟部分和数字部分下面设统一地；

5. 在电路板的所有层中,数字信号只能在电路板的数字部分布线,模拟信号只能在电路板的模拟部分布线；

17

6. 实现模拟类比和数字电源分割； 7. 布线不能跨越分割电源面之间的间隙；

8. 必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上； 9. 分析返回地电流实际流过的路径和方式； 10.采用正确的布线规则。

18