燕山大学EDA课程设计指导书
第四章 实验仪器简介
本章的内容主要是介绍的是EDA—II型实验箱中所包含的器件和所能实现的功能。
4.1 实验箱结构
实验箱结构如图4.1所示：
图4.1 EDA—II型实验箱，其中：
1. 核心部件FLEX10K10（在系统可编程逻辑器件）。
2. 引脚插座，号码对应于芯片的管脚。其中，CLK1—2用于时钟输入，CLRn用
于系统清零，OE1n用于系统“使能”控制。对于用户可用的管脚号码，见下表4.1。
3. 时钟源及其变频跳线（其配置情况见表4.2）。 4. 数据下载端口。 5. 9个发光二极管，它们对应的输入端分别是右边的RD1—3（红色）,GR1—3 （绿
色）,YE1—3（黄色） ；高电平点亮。 6. 可调电位器，可以得到0～5伏直流电压。
7. 20位的按钮输入；常态输出为高电平，按下输出为低电平；其上方是对应的一
排插座。
8. 20位的拨码开关；拨上时输出高电平，拨下时输出低电平；最右边两个除外，
提供三个插孔，可以自由使用；其上方是对应的一排插座。 9. 20位条形发光二极管；高电平点亮。
10. VCC（高电平、电源）和GND（低电平、电源地），用户可以自由使用。
37
燕山大学EDA课程设计指导书
11. 电源保险和开关。
12. 8位8段数码管；共阴极，高电平点亮。注意：每个8位数码管显示的内容由8个公共数据输入端ABCDEDGdp决定（在数码管的左侧）；由地址控制输入端SEL2，SEL1，SEL0（也在数码管的左侧）译码后控制公共数据输入端的数据传给那个数码管——即在那个数码管上显示。比如：当地址输入000（顺序是SEL2，SEL1，SEL0）时，选中地址码为0的数码管——从左数第四个，显示的内容由公共输入端ABCDEDGdp决定；又当地址输入为111时，选中地址为7的数码管――位置是从左数第5个，等等；8个数码管从左到右其地址码的十进制表示为32107654。这就要求在有多位数码管显示的设计中，同学要自行设计一个显示驱动电路，以使之能同时显示多位数码。提示：可以根据使用数码管的位数来分别处理；比如，用一个3bit二进制计数器扫描地址输入端SEL2、 SEL1和SEL0，并同时控制公共数据输入端ABCDEDGdp，可以同时使用8个数码管，或其中几个。
13. 下载电缆，一头连在实验箱上，另一端接在计算机的并口。
14. 在芯片所在电路板的下面，还有一个蜂鸣器（加高电平就可用发出鸣叫；其输入端处标有“SPEAKER”）；AD558数/模转换器（8位，0—5伏的输出）；LM358N（单电源二运放，和AD558配合可以对外界模拟信号进行检测，即构成一个逐次渐进型模/数转换器）。
表4.1 EMF10K10LC84管脚
引出接线 端口标号 PIN16-30 PIN35-53 PIN54-73 PIN78-84 2-11 CLK0 CLK1 CLRn OE 38
位 置 芯片左侧 芯片下侧 芯片右侧 芯片上侧 芯片的 引脚号 PIN16-30 PIN35-53 PIN54-73 PIN78-84 2-11 1 43 83 3 电 特 性 13个I/O端 14个I/O端 15个I/O端 13个I/O端 CLK1 CLK2 CLRn OE1n 20,26不可用 40,41,43,45,46 55,56,57,63,68不可用 82,83,3,4不可用 全局时钟输入端 全局清零输入端 全局使能输入端 系统专用，用户不能用作其他功能 备 注 除去不可用，其它引脚用户可任意指定其为输出端或输入端 芯片 左上方 燕山大学EDA课程设计指导书
4.2 EDA实验箱CLK分配表
1.CLK0、CLK1与JPCK无关；CLK2、CLK3与JPCK有关，为两级分频。
3.CLK2、CLK3在表中所示频率是JPCK在0位置时的数值；JPCK在其他位置时，
需要根据分频关系进行计算。分频关系如表4.2中所示，如JPCK/213 。 在有必要时，可以利用示波器来估计时钟频率。
表4.2跳线配置表
位 置 0 最上 1 2 3 4 5 最下 JPCK 6.00M 3M 6M/21 1.5M 6M/22 750k 6M/23 187.5k 6M/25 93.75k 6M/26 CLK0 6.00M 375k 6M/24 187.5k 6M/25 93.75k 6M/26 46.875k 6M/27 23.438k 6M/28 CLK1 23.438k 6M/28 11.719k 6M/29 5.859k 6M/210 1.465k 6M/212 732 Hz 6M/213 366Hz 6M/214 CLK2 JPCK/27 JPCK/211 JPCK/212 JPCK/213 JPCK/214 JPCK/215 CLK3 JPCK/215 JPCK/216 JPCK/217 JPCK/219 11.4Hz* JPCK/220 5.72Hz* JPCK/221 2.86Hz* *注：此处数值为JPCK＝6 MHz时的分频结果
4.3 其他 1. 按钮的常态输出为高电平；按下时输出为低电平。电路如右图4.2所示。 2. 数码管是共阴极的，即当加高电平的时，数码管点亮。 3. 并排的插座是连在一起的。 4. 在连接插线时要关掉实验箱电源，以免损坏仪器。
Vcc
上拉电阻
可编程逻辑器件
按钮 GND 图4.2 输入部分电路图
5.在EDA设计中，你们可以用的器件包括有：各阻值的电阻，电容，无源蜂鸣器，
液晶点阵显示屏，等等。学生也可以提出所需器件，在一定的条件下尽量满足。
39